您当前的位置：
首页 >
文章列表页 >
高性能并行全冗余十进制乘法器的设计
科研通信 | 更新时间：2025-07-08
上一篇|下一篇

    • 高性能并行全冗余十进制乘法器的设计

    • High-Performance Parallel Fully Redundant Decimal Multiplier

    • 张柳 ，崔晓平 ，董文雯
    • 电子学报 2018年46卷第6期 页码：1519-1523

    • DOI： 10.3969/j.issn.0372-2112.2018.06.036     

      中图分类号：

    移动端阅览

  •  
  •  

  • HTML全文

  • 参考文献

  • 出版信息

  • 数据统计

论文导航
icon
试读结束，您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束，您可以通过登录账户，到个人中心，购买VIP会员阅读全文。
已是VIP会员？
去登录 >

186

浏览量

768

下载量

1

CSCD

文章被引用时，请邮件提醒。
提交
工具集
  • BibTeX下载
  • Endnote下载
  • RefMan 下载
  • NoteExpress下载
  • NoteFirst下载

相关文章

一种新型2-DCT/IDCT结构的设计与实现
基于改进五输入择多门的QCA全加器设计及应用
快速设计高性能有符号乘法器电路的编程语言研究
一种位级流水线乘法器的设计
电流型CMOS多值乘法器分析与芯片的设计

相关作者

胡铭曾
王嘉芳
傅宇卓
吕洪君
项云龙
张永强
解光军
刘帅

相关机构

哈尔滨工业大学320信箱
黑龙江大学计算机系
上海交通大学计算机系
哈尔滨工业大学320信箱
黑龙江大学计算机系