您当前的位置：
首页 >
文章列表页 >
采用环型运放的12-bit 40-MS/s采样保持电路设计实现
学术论文 | 更新时间：2025-07-16
上一篇|下一篇

    • 采用环型运放的12-bit 40-MS/s采样保持电路设计实现

    • Implementation of a 12-bit 40-MS/s Sample-and-Hold Circuit with a Ring Amplifier

    • 魏子辉 ，黄水龙 ，单强
    • 电子学报 2017年45卷第12期 页码：2890-2895

    • DOI： 10.3969/j.issn.0372-2112.2017.12.009     

      中图分类号：

    移动端阅览

  •  
  •  

  • HTML全文

  • 参考文献

  • 出版信息

  • 数据统计

论文导航
icon
试读结束，您可以激活您的VIP账号继续阅读。
去激活 >
icon
试读结束，您可以通过登录账户，到个人中心，购买VIP会员阅读全文。
已是VIP会员？
去登录 >

191

浏览量

327

下载量

1

CSCD

文章被引用时，请邮件提醒。
提交
工具集
  • BibTeX下载
  • Endnote下载
  • RefMan 下载
  • NoteExpress下载
  • NoteFirst下载

相关文章

心电图机专用IC－CMOS低噪声前置放大器的设计
基于慢波微同轴的紧凑型开关线式真时延单元
包含绕包铝箔屏蔽的数据线缆信号完整性解析方法
一种加载介质钉层的宽角低扫描损耗毫米波双极化相控阵
RIS辅助宽带太赫兹ISAC系统鲁棒保密传输方法

相关作者

李联
姜黎

相关机构

复旦大学国家专用集成电路和系统重点实验室