您当前的位置:
首页 >
文章列表页 >
一种基于有限脉冲响应滤波器的时钟倍频器设计
一种基于有限脉冲响应滤波器的时钟倍频器设计
A Design of Clock Frequency Multiplication Circuit Based on Finite Impulse Response Filter
- 电子学报 2023年51卷第10期 页码:2791-2800
DOI: 10.12263/DZXB.20220932
修回:2022-09-28
移动端阅览
HTML全文
图( 20 ) 表( 3 )
参考文献
出版信息
数据统计
16
浏览量
76
下载量
2
CSCD
文章被引用时,请邮件提醒。
提交
工具集
- BibTeX下载
- Endnote下载
- RefMan 下载
- NoteExpress下载
- NoteFirst下载
相关文章
一种用于片上时钟系统的单粒子不敏感振荡器
估算高稳时钟抖动的幂率积分下限的研究
一种新型通用全数字时钟匀滑技术
面向多类型二值分割任务的混合专家自适应统一框架
基于LaFMD处理的新型阈值调控技术研究
相关作者
旭阳欣
马丁马林森
张岭
张宁
桑浩
袁珩洲
郭阳
刘胜
相关机构
国防科技大学计算机学院
国防科技大学先进微处理器芯片与系统重点实验室
北京印刷学院信息与机电学院
北京理工大学信息与电子学院
北京印刷学院信息与机电学院北京

